在做基于FPGA的千兆网接口电路中,采用的FPGA芯片是Altera公司的Cyclone IV系列的芯片EP4CE6E22C8,千兆网的物理层PHY芯片使用的是88e1111。由于本人也是初步接触网络这一块,所以也不是很清楚该如何下手。经过一番思索,决定先从Altera官网上给的关于三速以太网IP核的实例入手,先学习示例程序,首先构建出自己的Qsys系统,接着再学习网络接口的NIOS II软甲部分。
在示例程序中使用了Avalon-MM Pipeline Bridge,这本是比较简单的基础应用,奈何本人是新手,所以还是需要认真学习,下面是自己找到的一些资料。
这几天一直在看SOPC Builder的用户手册,从中看到了很多Avalon接口的高级特性。之前一直对Avalon Memory-Mapped Bridges的作用以及用法不是很了解,今天猛然发现这确实是个好东西,可以提高系统性能的同时降低FPGA资源的利用率。
那这个bridge究竟实现了这么样的一个功能呢?
为什么我们要使用这个bridge,它能给我们带来哪些好处呢?
如果没有添加bridge,就像下面这个图中显示的那样,整个系统显得很繁琐
现在我们来看看Avalon-MM clock-crossing bridge和Avalon-MM pipeline bridge能给我们系统带来的利好
同样的一个系统,添加了这两个bridge后样貌大不一样了,是不是感觉系统结构更清晰了
这个性能的提高就需要我们来具体验证了,看来我们不光要实现功能,还要在结构与性能上追求更完美
转载自:http://www.cnblogs.com/nick123/archive/2009/05/24/1488248.html
看到这些信息后,还不是很了解,于是就下载了Avalon-MM Pipeline Bridge的手册,里面有一些自己的翻译注释,可能有不正确的地方,还请大家指正!另外还注意到Bridge核有Slave和Master两类信号,并找到了一些中文资料,关于各个引脚接口的定义与设置。两个文件都放在百度云网盘中了,
下载地址为: http://pan.baidu.com/share/link?shareid=36063772&uk=1175405494